RISC-V 技術(shù)
首頁
> RISC-V技術(shù)
> RISC-V CPU IP
> RISC-V 32位架構(gòu)IP
>
E200
E200
RISC-V 32位架構(gòu)IP
E200:
奕斯偉計(jì)算E200 32位通用微處理器是一款低功耗、高性能32位RISC-V嵌入式CPU IP產(chǎn)品。
專為嵌入式輕量級(jí)微控制器應(yīng)用而設(shè)計(jì)，為進(jìn)一步提升性能，增加L1緩存、B擴(kuò)展、F擴(kuò)展、Zicbom緩存操作擴(kuò)展和Smepmp安全擴(kuò)展。
專為嵌入式輕量級(jí)微控制器應(yīng)用而設(shè)計(jì)，為進(jìn)一步提升性能，增加L1緩存、B擴(kuò)展、F擴(kuò)展、Zicbom緩存操作擴(kuò)展和Smepmp安全擴(kuò)展。
特性
| 特性 | 描述 | ||||
| 指令集架構(gòu) | RISC-V 32位 IMAC(B)(F) | ||||
| 模式 | 支持機(jī)器模式（Machine-mode）和用戶模式（User-mode） | ||||
| 安全 | 支持Smepmp；可選0-16個(gè)物理內(nèi)存保護(hù)（PMP）區(qū)域 支持 PPMA(Programmable Physical Memory Attributes) 檢查 |
||||
| 流水線 | 2級(jí)流水線 | ||||
| 處理器內(nèi)存儲(chǔ) | TIM0 和 TIM1，大小均可配置（0KB-128MB），ECC 可選 | ||||
| L1 指令緩存(L1 I$) | 大小可配置（4KB-128KB），Parity/ECC 可選 | ||||
| L1 數(shù)據(jù)緩存(L1 D$) | 大小可配置（4KB-128KB），Parity/ECC 可選 | ||||
| 中斷 | CLIC 中斷控制器，支持高達(dá) 112個(gè)中斷請(qǐng)求，支持不可屏蔽中斷(NMI) | ||||
| 調(diào)試 | 調(diào)試模塊（Debug module）支持JTAG/cJTAG | ||||
| 總線接口 | 1.指令緩存接口（ICache Port)：32位AHB主接口 2.數(shù)據(jù)緩存接口（DCache Port）：32位AHB主接口 3.指令緩存接口和數(shù)據(jù)緩存接口可合為一個(gè)系統(tǒng)接口（System Port）：32位AHB主接口 4.外設(shè)接口（Peripheral Port）：32位 AHB主接口 5.前置接口（Front Port）： 32位 AHB從接口，用于從外部訪問 TIM |
||||
| CoreMark （CoreMarks/MHz） | 4.65 | ||||
| Dhrystone-Legal （DMIPS/MHz） | 1.90 | ||||
京公網(wǎng)安備 11030102011303號(hào)