RISC-V 技術(shù)
首頁
> RISC-V技術(shù)
> RISC-V CPU IP
> RISC-V 64位架構(gòu)IP
>
S500
S500
RISC-V 64位架構(gòu)IP
S500:
奕斯偉計算S500 64位通用處理器是一款滿足RVA23-Profile的高能效64位RISC-V應(yīng)用級CPU IP產(chǎn)品。
采用自研9級流水雙發(fā)架構(gòu)，支持最多4核，支持SMP；
支持RVA23-Profile，以滿足Android的平臺要求；
支持Hypervisor-mode，可實現(xiàn)虛擬化；
支持可信的執(zhí)行環(huán)境、滿足系統(tǒng)安全需求；
支持可選E-Trace/N-Trace的調(diào)試功能，便于功能調(diào)試；
具有高能效、應(yīng)用領(lǐng)域廣泛的特點，可應(yīng)用于移動終端、顯示設(shè)備、AIoT邊緣計算、網(wǎng)絡(luò)設(shè)備和基帶通信等領(lǐng)域。
采用自研9級流水雙發(fā)架構(gòu)，支持最多4核，支持SMP；
支持RVA23-Profile，以滿足Android的平臺要求；
支持Hypervisor-mode，可實現(xiàn)虛擬化；
支持可信的執(zhí)行環(huán)境、滿足系統(tǒng)安全需求；
支持可選E-Trace/N-Trace的調(diào)試功能，便于功能調(diào)試；
具有高能效、應(yīng)用領(lǐng)域廣泛的特點，可應(yīng)用于移動終端、顯示設(shè)備、AIoT邊緣計算、網(wǎng)絡(luò)設(shè)備和基帶通信等領(lǐng)域。
特性
| 特性 | 描述 | ||||
| 指令集架構(gòu) | RVA23+Vector Crypto | ||||
| 多核 | 單核、雙核、4核可選 | ||||
| 模式 | 機器模式（Machine-mode）、監(jiān)督模式（Supervisor-mode）、用戶模式（User-mode） | ||||
| 安全 | 支持ESWIN可信執(zhí)行環(huán)境（TEE）方案，物理內(nèi)存保護（PMP） 區(qū)域最高可達64個 | ||||
| Crypto | 支持可選標(biāo)量、向量硬件加解密模塊 | ||||
| 流水線 | 9級超標(biāo)量順序流水線，2路解碼 | ||||
| 分支預(yù)測器 | L0_BTB， BTB， IJTB，BHT， RAS， Loop Buffer | ||||
| L1 指令緩存（L1 I$） | 大小可選配（8KB，16KB，32KB 或 64KB） | ||||
| L1 數(shù)據(jù)緩存（L1 D$） | 大小可選配（8KB，16KB，32KB 或 64KB） | ||||
| 共享最后一級緩存（Cluster LLC） | 大小可選配（256KB-4MB） | ||||
| 內(nèi)存管理單元 | SV39，ITLB，DTLB | ||||
| 中斷 | CLINT，PLIC | ||||
| 調(diào)試跟蹤 | 調(diào)試模塊（Debug module）支持JTAG 跟蹤模塊（Trace module）支持RISC-V標(biāo)準(zhǔn)的E- Trace/N-Trace |
||||
| 總線接口 | 1. 內(nèi)存接口（Memory Port）：128位AXI主接口 2. 外設(shè)接口（Peripheral Port）：128位AXI主接口 3. 前置接口（Front port） ：128位AXI從接口 |
||||
| 矢量擴展（Vector） | 支持RVV1.0 | ||||
| CoreMark（CoreMarks/MHz） | 6.27 | ||||
| Dhrystone-Legla（DMIPS/MHz） | 2.90 | ||||
京公網(wǎng)安備 11030102011303號