特性 | 描述 | ||||
指令集架構(gòu) | RISC-V 32位 EMC/Zc_Zicsr_Zifencei | ||||
模式 | 機(jī)器模式(Machine-mode)和用戶模式(User-mode) | ||||
安全 | 支持Smepmp,可選0-16個(gè)物理內(nèi)存保護(hù)區(qū)域(PMP Region) 支持?jǐn)?shù)據(jù)通路隨機(jī)極化、指令周期一致化等十余項(xiàng)安全功能 |
||||
流水線 | 2級(jí)流水線 | ||||
處理器內(nèi)存儲(chǔ) | TIM0 和 TIM1,大小均可配置(0KB-128MB),ECC 可選 | ||||
中斷 | CLIC 中斷控制器,支持112個(gè)中斷請(qǐng)求,支持不可屏蔽中斷(NMI) | ||||
調(diào)試 | 調(diào)試模塊(Debug module)支持JTAG/cJTAG | ||||
總線接口 | 1. 外設(shè)接口(Peripheral Port):32位AHB主接口; 2. 系統(tǒng)接口(System Port):32位AHB主接口(可選配); 3. 前置接口(Front Port) :32位AHB從接口,用于從外部訪問(wèn)TIM0和TIM1 |
||||
CoreMark(CoreMarks/MHz) | 2.15 | ||||
Dhrystone-Legla(DMIPS/MHz) | 0.87 |