特性 | 描述 | ||||
指令集架構(gòu) | RISC-V 32位IMAC(B)(F)(P)_Zicsr_Zifencei _Zicbom | ||||
模式 | 機(jī)器模式(Machine-mode)、用戶模式(User-mode) | ||||
安全 | 支持Smepmp,可選0-16個(gè)物理內(nèi)存保護(hù)區(qū)域(PMP Region) | ||||
流水線 | 3級(jí)流水線 | ||||
處理器內(nèi)存儲(chǔ) | TIM0和TIM1,大小均可配置(0KB-128MB),ECC可選 | ||||
L1指令緩存(L1 I$) | 大小可配置(4KB-128KB),Parity/ECC可選 | ||||
L1數(shù)據(jù)緩存(L1 D$) | 大小可配置(4KB-128KB),Parity/ECC可選 | ||||
中斷 | CLIC中斷控制器,支持高達(dá)496個(gè)中斷請(qǐng)求,支持不可屏蔽中斷(NMI) | ||||
調(diào)試跟蹤 | 調(diào)試模塊(Debug module)支持JTAG/cJTAG 跟蹤模塊(Trace module)支持RISC-V N-Trace |
||||
總線接口 | 1. 指令緩存接口(ICache Port):32位AHB-Lite主接口 2. 數(shù)據(jù)緩存接口(Dcache Port):32位AHB-Lite主接口 3. 外設(shè)接口(Peripheral Port):32位AHB-Lite主接口 4. 前置接口(Front Port): 32位AHB-Lite從接口 |
||||
CoreMark(CoreMarks/MHz) | 4.45 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.74 |