特性 | 描述 | ||||
指令集架構(gòu) | RISC-V 32位 EMZc_Zicsr_Zifencei | ||||
模式 | 機(jī)器模式(Machine-mode)、用戶模式(User-mode) | ||||
安全 | 可配置0-16個(gè)物理內(nèi)存保護(hù)(PMP)區(qū)域 | ||||
流水線 | 3級(jí)流水線 | ||||
處理器內(nèi)存儲(chǔ) | TIM0和TIM1,大小均可配置(0KB-128MB),ECC可選 | ||||
中斷 | CLIC中斷控制器,支持112個(gè)中斷請(qǐng)求,支持不可屏蔽中斷(NMI) | ||||
調(diào)試 | 調(diào)試模塊(Debug module)支持JTAG/cJTAG | ||||
總線接口 | 1. 外設(shè)接口(Peripheral Port):32位AHB主接口 2. 前置接口(Front port) :32位AHB從接口 ,用于從外部訪問TIM0和TIM1 |
||||
CoreMark(CoreMarks/MHz) | 3.25 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.47 |