特性 | 描述 | ||||
指令集架構(gòu) | RISC-V32位IMAC(F)(B)_Zicsr_Zifencei _Zicbom | ||||
模式 | 機(jī)器模式(Machine-mode)、用戶模式(User-mode) | ||||
安全 | 支持Smepmp;可選0-16個(gè)物理內(nèi)存保護(hù)(PMP)區(qū)域 支持 PPMA(Programmable Physical Memory Attributes) 檢查 可選ESWIN可信執(zhí)行環(huán)境(TEE)方案,物理內(nèi)存保護(hù)(PMP) 區(qū)域最高可達(dá)64個(gè) |
||||
流水線 | 3級(jí)流水線 | ||||
處理器內(nèi)存儲(chǔ) | TIM0 和 TIM1,大小均可配置(0KB-128MB),ECC 可選 | ||||
L1指令緩存(L1 I$) | 大小可配置(4KB-128KB),Parity/ECC可選 | ||||
L1數(shù)據(jù)緩存(L1 D$) | 大小可配置(4KB-128KB),Parity/ECC可選 | ||||
中斷 | CLIC中斷控制器,支持高達(dá)112個(gè)中斷請(qǐng)求,支持不可屏蔽中斷(NMI) | ||||
調(diào)試 | 調(diào)試模塊(Debug module)支持JTAG/cJTAG | ||||
總線接口 | 1. 指令緩存接口(ICache Port):32位AHB/AXI主接口 2. 數(shù)據(jù)緩存接口(DCache Port):32位AHB/AXI主接口 3. 指令緩存接口和數(shù)據(jù)緩存接口可合為一個(gè)系統(tǒng)接口(System Port): 32位AHB/AXI主接口 4. 外設(shè)接口(Peripheral Port):32位AHB主接口 5. 前置接口(Front port): 32位AHB從接口,用于從外部訪問TIM |
||||
CoreMark(CoreMarks/MHz) | 4.45 | ||||
Dhrystone-Legla(DMIPS/MHz) | 1.72 |